em 24/07/2025 24,778

Entendendo o fechamento de travas SR: Tabela de verdade, circuitos e princípio de trabalho

Uma trava SR fechada é um circuito simples que armazena um pouco de dados.Funciona apenas quando um sinal de ativação ou relógio está ligado, tornando -o mais confiável do que uma trava SR básica.Este artigo explica como funciona, como é construído com portões lógicos, seu símbolo e tabela de verdade, seu tempo, seu uso no PLCS, como ele difere de uma trava SR básica, onde é usado e seus prós e contras.

Catálogo

Figura 1. Trava SR fechada

O que é uma trava SR fechada?

Uma trava SR fechada, também chamada de trava SR clockada ou síncrona, é uma versão aprimorada da trava SR básica que inclui um sinal de ativação (ou entrada de relógio/controle).A saída muda apenas quando esse sinal de ativação está ativo, permitindo que as atualizações ocorram de maneira controlada e cronometrada.

Esse design impede o comportamento imprevisível frequentemente visto em travas SR simples, que reagem imediatamente às alterações de entrada sem o controle de tempo.Ao usar o sinal de ativação como um portão, a trava sincroniza o armazenamento e a recuperação de dados.

Circuitos de trava SR fechados

Trava SR fechada usando NOR e GATES

Figura 2. Latcha SR fechada usando NOR e GATES

Esse design armazena um pouco de dados usando uma combinação de e não portões.O circuito inclui três entradas: Definir (s), redefinir (r) e relógio (CLK).Produz duas saídas complementares, q e q̅, representando o valor armazenado e seu inverso.

Os portões e os portões atuam como filtros.Eles permitem que o conjunto e as entradas de redefinição atinjam o núcleo de memória baseado em NOR somente quando o CLK é alto (lógica 1).Quando o CLK está baixo, os portões e os portões bloqueiam quaisquer alterações e a trava mantém seu estado anterior.

Os portões de acoplamento cruzado formam um loop de feedback, que é o elemento de memória principal.Esse loop garante que o circuito "se lembre" de seu estado atual até que uma nova entrada válida o substitua.

Operação de Nor-and Latch:

• Definir condição: s = 1, r = 0, clk = 1 → q é forçado a 1 (armazena uma altura).

• Redefinir condição: r = 1, s = 0, clk = 1 → q é forçado a 0 (armazena um baixo).

• Manter a condição: s = 0, r = 0, clk = 1 → q mantém seu valor anterior (sem alteração).

• Condição inválida: s = 1, r = 1 → q entra em um estado indefinido (deve ser evitado).

Trava SR fechada usando portões NAND

Figura 3. Latcha SR fechada usando portões NAND

Uma trava SR fechada baseada em NAND funciona com o mesmo princípio, mas substitui nem a lógica pela lógica NAND.Ele ainda possui entradas S, R e CLK e produz saídas complementares q e q̅.

Os portões Nand garantem que o conjunto e a redefinição possam modificar o estado somente quando o CLK estiver ativo (alto).Os portões NAND de acoplamento cruzado bloqueiam a saída em seu último estado, semelhante à versão Nor.

Operação da trava baseada em Nand:

• Defina condição: s = 1, r = 0, clk = 1 → q = 1.

• Redefinir condição: r = 1, s = 0, clk = 1 → q = 0.

• Manter a condição: s = 0, r = 0, clk = 1 → q mantém seu estado atual.

• Condição inválida: s = 1, r = 1 → q torna -se indefinido.

Símbolo de uma trava SR fechada

Figura 4. Símbolo de uma trava SR fechada

O símbolo para uma trava SR fechada mostra três entradas: conjunto (s), redefinir (r) e ativar (e) e duas saídas, q e q̅.O comportamento é simples.Quando E é alto, a trava responde às entradas S e R.Quando E é baixo, a trava ignora as alterações de entrada e mantém sua saída atual.

Tabela verdadeira de trava SR fechada

Ativar (e)	Conjunto (s)	Redefinir (R)	Próximo q	Descrição
0	X	X	Q	Trava desativada
1	0	0	Q	Hold State
1	1	0	1	Estado definido
1	0	1	0	Redefinir estado
1	1	1	-	Estado indefinido

Quando e = 0, a trava não faz nada.Q simplesmente mantém qualquer valor que tivesse antes.

Diagrama de tempo de uma trava SR fechada

Figura 5. Diagrama de tempo de uma trava SR fechada

Um diagrama de tempo ilustra como uma trava ou flip-flop responde aos seus sinais de entrada (neste caso, S, R e CLK) ao longo do tempo.Para uma trava SR fechada, o sinal do relógio (CLK) controla quando as saídas Q e Qˉ podem mudar.

1. Em T1:

O sinal do relógio clk = 1 e a entrada definida s = 0. com r = 1 (redefinir ativo), a trava é redefinida e q = 0 enquanto qˉ = 1.

2. Em T2:

S muda para 1 enquanto o CLK ainda é 1. Isso ativa a condição definida, fazendo com que o Q mude para 1 e qˉ para 0.

3. Em T3:

O relógio cai para 0. Nesse ponto, a trava é "congelada", o que significa q e qˉ mantêm seus valores atuais, independentemente das alterações em S ou R., a trava fechada atualiza saídas somente quando clk = 1.

4. Em T4:

O CLK volta a 1, e as saídas q e qˉ respondem novamente aos estados atuais de S e R., por exemplo, se r = 1 e s = 0, q reiniciará para 0.

Trava SR fechada na lógica da escada

Figura 6. Latcha SR fechada na lógica da escada

Nos controladores lógicos programáveis (PLCs), os circuitos de trava são importantes para as funções de memória.Uma trava SR fechada pode ser implementada usando diagramas de lógica da escada, como mostrado acima.

Neste circuito:

• O CR1 atua como o relé definido (s).

Quando ambos habilitar (e) e S estão ativos (lógica alta), o CR1 energiza, definindo a saída Q como alta (1).

• O CR2 atua como o relé de redefinição (R).

Quando E e R são ativos, o CR2 energiza, que redefine o Q para baixo (0).

• Ativar (e) atua como um sinal de portão, garantindo que a trava responda a S ou R somente quando E for alto.

Quando E é baixo, nenhuma mudança de estado ocorre e Q mantém seu estado anterior ("trava").

Diferença entre trava SR fechada e trava SR básica

Aspecto	Sr básico Trava	Sr Trava
Sinal de controle	Nenhuma entrada de ativação;diretamente controlado por S e R.	Inclui uma entrada de ativação (e) para controlar a operação.
Resposta	A saída muda imediatamente com a entrada S ou R.	A saída muda apenas quando a ativação (e) está ativa.
Sincronização	Opera assíncrono.	Opera de forma síncrona com o sinal de ativação.
Controle de tempo	Nenhum controle de tempo específico.	O tempo é regulado pelos sinais de ativação ou relógio.
Prevenção de falhas	Suscetível a mudanças estatais indesejadas.	Reduz as falhas exigindo que a ativação seja alta.
Complexidade do design	Estrutura simples com portões apenas nem ou NAND.	Um pouco mais complexo devido a entrada de controle adicional.
Estabilidade de saída	A saída pode mudar inesperadamente quando as entradas variam.	A saída permanece estável quando a ativação é baixa.
Adequação para flip-flops	Não é ideal para design de flip-flop com relógio.	Usado como base para criar flip-flops com relógio.
Aplicações	Pequenos circuitos lógicos e armazenamento simples de memória.	Lógica seqüencial, unidades de memória e sistemas clocked.
Consumo de energia	Ligeiramente menor devido a menos portões.	Um pouco mais alto devido à lógica de controle adicional.

Vantagens e limitações de trava SR fechadas

Vantagens

• Alterações de estado controladas e previsíveis, tornando -o confiável para armazenamento binário.

• Design simples que requer apenas alguns portões lógicos básicos.

• integra -se facilmente aos circuitos síncronos como um bloco de construção.

• Baixo custo de hardware devido aos requisitos mínimos do portão.

• Tempo rápido de resposta porque as saídas mudam rapidamente com as entradas (limitadas pelo atraso do portão).

• Serve como base para a construção de chinelos, registros e sistemas de memória.

• Fácil de entender conceitualmente, tornando -o ideal para aprender sobre circuitos seqüenciais.

Limitações

• Comportamento indefinido ou inválido quando as entradas S e R são altas.

• Sensível a falhas de entrada ou ruído devido à natureza desencadeada por nível.

• Requer lógica adicional em projetos complexos para evitar condições de entrada inválidas.

• Menos confiável para o tempo preciso em sistemas de alta velocidade em comparação com os flip-flops acionados por borda.

• Funcionalidade limitada por si só, não pode armazenar mais de um bit sem componentes adicionais.

• Risco de condições de raça se os insumos mudarem simultaneamente ou muito próximos.

Conclusão

Uma trava SR fechada é uma parte importante dos circuitos digitais porque armazena dados de maneira segura e controlada.É útil para evitar falhas, sinais combinando com o tempo do relógio e a criação de circuitos mais complexos, como chinelos e unidades de memória.Seu design é simples e funciona bem para tarefas como manter dados, limpar sinais e manter os sinais de controle ativos.No entanto, pode ter problemas se as entradas definidas e redefinidas estiverem ativas ao mesmo tempo e podem ser sensíveis ao ruído.Ele também armazena apenas um pouco de dados, por isso precisa de peças extras para sistemas maiores ou mais rápidos.